（数字电路/计算机工程）时序逻辑：一种电路或逻辑系统，其输出不仅取决于当前输入，还取决于系统的过去状态（记忆），通常通过触发器（flip-flop）、寄存器等存储元件实现。常见于计数器、状态机、流水线控制等。（另有更广义的“按顺序推理的逻辑”用法，但工程语境中最常指前者。）
/ sɪˈkwɛnʃəl ˈlɒdʒɪk /（BrE）
/ sɪˈkwɛnʃəl ˈlɑːdʒɪk /（AmE）
Sequential logic uses flip-flops to store state.
时序逻辑使用触发器来存储状态。
To design the controller, we modeled the sequential logic as a finite state machine that updates on every clock edge.
为了设计控制器，我们把时序逻辑建模为一个有限状态机，并在每个时钟沿更新。
sequential 来自拉丁语词根 sequi（“跟随、依次”），强调“按顺序发生”。logic 源自希腊语 logos（“言语、理性、推理”）。合在一起，sequential logic 在工程领域指“随时间顺序与状态演进而工作的逻辑”。
Select Language